導熱金剛石同大尺寸芯片的低溫燒結銀連接工藝
發(fā)布時(shí)間：2024-03-09
發(fā)布時(shí)間：870
發(fā)布時(shí)間：
引 言
近十幾年電子通訊行業(yè)飛速發(fā)展，小型化?集成化已成為未來(lái)許多高密度?高功率?以及高性能芯片領(lǐng)域未來(lái)發(fā)展的必然趨勢，但隨之而來(lái)的便是由于發(fā)熱造成的芯片損壞?設備失效等問(wèn)題[1?2]，因此對于為電子元件提供連接?阻隔?散熱?機械支撐和物理保護的電子封裝工藝提出了嚴峻考驗[3]?電子封裝工藝涉及從半導體晶圓的級封裝開(kāi)始到更別的封裝，例如芯片與芯片?芯片與基板以及基板與基板之間的封裝都會(huì )逐級引入界面層，阻礙熱量的傳播[4]?
相比傳統封裝材料(如焊料合金[5]和導電膠黏劑[6])依賴(lài)于焊料合金的熔化和凝固，納米/微米級銀漿具有低的燒結溫度(<300 ℃)?燒結后具有高熔點(diǎn)(960 ℃)?高電導率(4.1×107S/m)以及高熱導率(>200 W/m·K)等許多潛在優(yōu)勢[7]，因此在國內外已被廣泛應用于電子封裝領(lǐng)域，展現出許多潛在優(yōu)勢[7]?同時(shí)，由于金剛石具有高導熱?耐高溫?抗腐蝕?抗輻照等優(yōu)異性能，在高頻和大功率微電子等領(lǐng)域都有著(zhù)重要的應用前景?但如何將高導熱金剛石應用于電子封裝領(lǐng)域仍存在諸多問(wèn)題:由于金剛石硬度高?加工難?易造成基板粗糙和變形，以及大多數金屬或合金都難有效潤濕金剛石表面，且在燒結過(guò)程中有機物的揮發(fā)和界面分子中粘合劑分子燒盡困難等，以往的燒結銀漿大多數情況下僅適用于 4 mm×4mm 或更小尺寸的界面燒結[8?9]，因此通過(guò)銀燒結對金剛石進(jìn)行大面積界面的互連具有一定挑戰性?本文通過(guò)一種微米級銀漿實(shí)現了連接大面積(>100 mm2)半導體硅片和金剛石的低溫低壓燒結技術(shù)?采用 Ti/Au 薄膜對金剛石和硅表面金屬化處理，增強界面處原子擴散，并改進(jìn)工藝流程利用商用燒結銀膏在 200 ℃下低溫燒結?通過(guò)超聲波掃描顯微鏡和電子顯微鏡對結合層進(jìn)行分析，觀(guān)察到結合均勻的燒結界面，對大尺寸高溫電子器件散熱方面具有重要應用價(jià)值?1、實(shí)驗過(guò)程
本實(shí)驗所采用的 10×10 mm 多晶金剛石為實(shí)驗室通過(guò)化學(xué)氣相沉積法生長(cháng)獲得，經(jīng)過(guò)研磨拋光后表面粗糙度小于10 nm? 燒結銀漿型號為ASP295?09P9，購買(mǎi)于 Heraeus 公司?首先對金剛石及硅基片在丙酮和去離子水中分別超聲清洗 5min 以去除表面污染物?在實(shí)驗中發(fā)現直接通過(guò)銀漿燒結連接金剛石?硅后，銀層同基材表面結合性較差?為了改善基材和銀漿的燒結效果，通過(guò)磁控濺射技術(shù)分別在金剛石和硅表面鍍覆 3 nm Ti 及 30nm Au，然后可控地通過(guò)模板印刷涂覆一定厚度銀漿(20~70 μm)，并在 160 ℃下進(jìn)行預烘干后加壓貼合并快速升溫形成燒結，實(shí)驗步驟如圖 1 所示?2、 結果與討論
2.1 銀漿燒結工藝及表征
燒結銀膏中通常含有有機包覆層的納/微米銀顆粒和有機溶劑，實(shí)驗中發(fā)現，如果烘干不足會(huì )導致樣品中心或底層溶劑殘留，在后續壓合迅速升溫燒結過(guò)程中殘留溶劑難以揮發(fā)，會(huì )產(chǎn)生沸騰形成河流狀微裂紋[10]，或者不完全分解形成焦黃色殘留物?但如果烘干時(shí)間較長(cháng)則不利于緊密貼合，在結合面出現局部分層現象，或需要更大的壓力?本文通過(guò)大量實(shí)驗確定燒結工藝，最終確定的工藝條件曲線(xiàn)如圖 2 所示，在升溫至 160 ℃并保溫 30 min 后將樣品取出，并在 50 kPa 下壓合 30 min 后迅速升溫至 200 ℃燒結?圖 3 為不同燒結階段銀漿的掃描電子顯微鏡圖?圖 3(a，b)展現了在烘干階段銀漿的形貌圖，可看到尺寸為 0.2~5.0 μm 的片狀銀粒均勻分散在基體中，隨著(zhù)溶劑的揮發(fā)，銀顆粒開(kāi)始重新排列并彼此之間逐漸形成接觸?圖 3(c)為在 200 ℃燒結 30min 后的銀漿形貌，此階段 Ag 顆粒彼此之間的接觸點(diǎn)將逐漸通過(guò)原子擴散形成連接[11]?圖 3(d)展示了燒結后的銀漿形貌，可看到通過(guò)燒結后銀粒的形貌發(fā)生了變化，并呈現致密化趨勢，通常需要在燒結過(guò)程中加至 5 MPa 以上的壓力來(lái)提高這種致密化的程度，以有效提高界面處熱傳導?
圖 3 不同階段銀漿掃描電子顯微鏡圖：（a）30 min 升溫至
160 ℃；（b）繼續 160 ℃保溫 30 min；（c）200 ℃燒結 30
min；（d）燒結結束后
2.2 結合面微觀(guān)組織觀(guān)察和成分分析
對金剛石?硅的結合面微觀(guān)形貌進(jìn)行觀(guān)察分析，圖 4 為材料結合面截面的掃描電子顯微鏡圖?圖 4(a)為燒結后截面的掃描電子顯微鏡圖，可看到金剛石和硅芯片之間形成了良好的結合界面，結合層總厚約 20 μm，并未發(fā)現銀在界面處的分層，表明通過(guò)印刷雙面涂覆較薄的銀膠層，并在預烘干后施加低壓輔助燒結可避免結合面出現分層?空洞等問(wèn)題?通過(guò) ImageJ圖像處理軟件對結合界面進(jìn)行處理，得到較低的界面空隙率，約為 9.88%，如圖 4(b)所示?
圖 4 （a）結合界面處掃描電子顯微鏡圖；（b）ImageJ 圖像
處理計算孔隙率
本文還對樣品進(jìn)行了中間層等效熱阻值的測試?計算和分析，等效熱阻擬合曲線(xiàn)如圖 5 所示，黑線(xiàn)為實(shí)驗中探測器所測量出的信號，可以認為等價(jià)于樣品表面的溫升(主要考慮溫升變化隨時(shí)間關(guān)系)?在已知樣品尺寸?兩側材料熱擴散系數?熱容和密度以及待測結合材料的熱容和密度等性質(zhì)的情況下，測量系統用激光對硅片表面進(jìn)行加熱，利用紅外探測器檢測金剛石表面溫度偏移，并通過(guò)瞬態(tài)傳熱方程計算出中間層的熱擴散系數，最后利用下面兩個(gè)公式計算出結合材料的熱導率和熱阻:
其中，λ為導熱系數，單位 W/m·K;ρ為材料密度，單位 kg/m3;CP 為比熱容，單位 J/kg·K;D 為熱擴散系數，單位 m2/s;d 為材料厚度，單位m;R 為熱阻值，單位 m2·K/W?
圖 5 燒結銀層等效熱阻擬合曲線(xiàn)
最終金剛石?銀?硅三層模型所擬合出的中間層等效熱阻約為 1.38×10-5m2·K/W，如圖 5 中紅色曲線(xiàn)所示?雖然通過(guò)該工藝可燒結大尺寸金剛石?硅等材料，并顯著(zhù)減少結合面處的空洞?分層等現象，但后續仍需提高致密化趨勢 ，以便顯著(zhù)降低熱阻值?圖6 展示了結合后的 10×10mm 金剛石?硅的超聲波掃描圖，可看到通過(guò)該工藝實(shí)現了大尺寸芯片同高導熱金剛石的良好結合，結合均勻無(wú)明顯缺陷，整體效果優(yōu)良?但目前對于銀顆粒燒結致密化問(wèn)題，還只能通過(guò)提高燒結壓力?溫度及延長(cháng)燒結時(shí)間等手段來(lái)控制，這不僅增加了工藝成本，同時(shí)也可能對芯片本身造成損壞?
圖 6 金剛石-硅結合層掃描聲學(xué)顯微鏡圖3 、結論
對金剛石和硅表面金屬化后，采用雙面印刷工藝涂覆銀膠，并控制在 160 ℃下預烘干后施加低壓使其保持貼合 30min，然后轉入 200 ℃下進(jìn)行燒結，實(shí)現了大尺寸芯片和高導熱金剛石(10×10mm)的良好結合效果，整個(gè)結合層無(wú)明顯的缺陷?在該方法基礎上可改進(jìn)開(kāi)發(fā)高導熱金剛石的散熱應用，有望解決目前高功率芯片及模塊的發(fā)熱高?散熱難等問(wèn)題?
免責聲明 | 部分素材源自網(wǎng)絡(luò )，轉載僅作為行業(yè)分享交流，不代表本公眾號觀(guān)點(diǎn)，版權歸原作者所有。如涉侵權，請聯(lián)系我們處理。另外，如若轉載本文，請標明出處。
免責申明：本文文章轉自公眾號DT半導體，文本、素材、圖片版權等內容屬于原作者，本站轉載內容僅供大家分享學(xué)習。如果侵害了原著(zhù)作者得合法權益，請及時(shí)聯(lián)系我們，我們會(huì )安排刪除相關(guān)內容。
